【FPGA】ModelSimのTutorial 。。演習４　７セグ・デコーダ【Verlog HDの基礎の基礎】

これまでの経緯
演習４　７セグ・デコーダ
テストベンチを見てみる。。ピンを配列化？
論理値
いいね:
関連

これまでの経緯

全部書くのメンドクサイので、前回は、

でした。　続いて　演習４です

演習４　７セグ・デコーダ

Case を使って、入力 inp３ビット　から、a,b,c,d,e,f,g に　１ビットづつ出力しろと。。

７セグデコーダのサンプルもググると沢山でてきますね。

Example 29 に乗ってる

テストベンチを見てみる。。ピンを配列化？

Portmapの記述が、こんな感じ

seven u1 (.inp(inp),.a(a),.b(b),.c(c),.d(d),.e(e),.f(f),.g(g));

出力a,b,c,d,e,f,g がばらばらになっているので。。　書き方としてなんか工夫ないかな？って調べてたら。。

に、Encoder Decoderで　配列のような扱い方が書かれていました。

module sample(SW, LED);
  input  [1:0] SW;
  output [3:0] LED;

  wire   [1:0] d;
  reg    [3:0] q;

  assign d = {SW[1], SW[0]};
  assign LED = q;

  always @(d) begin
    case (d)
      2'b00 : q <= 4'b0001;
      2'b01 : q <= 4'b0010;
      2'b10 : q <= 4'b0100;
      2'b11 : q <= 4'b1000;
    endcase
  end
endmodule

このVerilog HDL簡易文書法だと、case内で{a,b,c..}みたいな使い方もできるみたいですね。

いったん、７ビット幅の配列にして、assign すれば良さそう。

reg[6:0] outseg ;
assign outseg={a,b,c,d,e,f,g};

って感じかな？

こういう書き方をしておくと、case 内での書き方がきれいになりそうですね。

上の動作条件を一応書いてみると

always @(inp) begin 
case (inp) 
3'b000: outseg<= 7'b1111110;
3'b001: outseg<= 7'b0110000;
3'b010: outseg<= 7'b1101101;
3'b011: outseg<= 7'b1111001;
3'b1xX: outseg<= 7'b1001111;
endcase 
end

ん？？　ｘ？？　不定って表せるのかな？？

やってみますかね？？

regにイコールで代入できない。。そうだよね。assignも反対だし。。ということで。。

module seven(inp, a,b,c,d,e,f,g);

input[2:0] inp;
output[1:0] a,b,c,d,e,f,g;

wire[2:0] inp;
reg[6:0] outseg;

assign a=outseg[6];
assign b=outseg[5];
assign c=outseg[4];
assign d=outseg[3];
assign e=outseg[2];
assign f=outseg[1];
assign g=outseg[0];

always @(inp) begin
case (inp)
3'b000: outseg<= 7'b1111110;
3'b001: outseg<= 7'b0110000;
3'b010: outseg<= 7'b1101101;
3'b011: outseg<= 7'b1111001;
3'b1XX: outseg<= 7'b1001111;
endcase
end

とりあえず、これで動いたけど、やっぱり3’b1XX ってうまく動かないみたい。